Boletín Upiita
PROGRAMA DE SIMULACIÓN DEL PROTOCOLO DE COHERENCIA MESI
La diferencia entre el tiempo de ciclo de operación del proceso y el tiempo de acceso a la memoria cache es mayor. Se propone una herramienta para comprender la administración de la información dentro de un sistema jerarquizado de memoria como los sistemas con procesadores de propósito general.
Palabras clave:
procesadores
memoria cache
segmentación
pipeline
rendimiento
Leer artículo
Disponible para lectura en línea y descarga