Boletín N° Ciencia y tecnología

Boletín Upiita

PROGRAMA DE SIMULACIÓN DEL PROTOCOLO DE COHERENCIA MESI

La diferencia entre el tiempo de ciclo de operación del proceso y el tiempo de acceso a la memoria es mayor. La reducción de esta diferencia se utiliza una organización de memoria jerarquizada con el objetivo de que el nivel cercano al procesador (cache) almacene temporalmente el contenido de la memoria principal que se prevé pronto ser utilizada.

Palabras clave: procesadores memoria cache segmentación pipelining
Portada
📖
Leer artículo
Disponible para lectura en línea y descarga
Artículo completo
Descargar PDF