Instituto Polit�cnico Nacional
Instituto Politécnico Nacional
"La Técnica al Servicio de la Patria"
Error
  • JUser: :_load: No se ha podido cargar al usuario con 'ID': 77

Boletín No 40
1 de Noviembre 2013

 

 

 

 

FILTROS DIGITALES DE RETARDO FRACCIONARIO BASADOS EN INTERPOLACIÓN B-SPLINE

 

 

M. en C. Cyntia E. Enríquez Ortiz
M. en C. Raúl Fernández Zavala
IPN-UPIITA Academia de Telemática

 

 

Resumen

 

En el área de procesamiento digital de señales, los filtros de retardo fraccionario son ampliamente utilizados en aplicaciones como la sincronización de bit, la conversión de tasa de muestreo y la cancelación de eco. En este trabajo se utiliza la interpolación B-spline para la implementación de un filtro digital de retardo fraccionario aplicado en la sincronización de símbolo en un sistema de comunicaciones digitales.

 

 

Introducción

Un filtro digital de retardo fraccionario (FD Fractional Delay) es un sistema de tiempo discreto que produce un desplazamiento igual a una fracción del periodo de muestreo. La relación entrada- salida de un sistema de retardo se expresa por:

image001

donde µ representa el retardo fraccionario

Cuando el retardo deseado es un múltiplo del periodo de muestreo, el filtro consiste únicamente de elementos de memoria o registros. Sin embargo, cuando el retardo es una fracción del periodo de muestreo es necesario interpolar valores entre muestras de la señal. La respuesta en frecuencia del filtro FD ideal se caracteriza por una respuesta en magnitud plana en la banda de paso y una fase lineal de acuerdo a la expresión:

La respuesta al impulso del filtro FD ideal se calcula utilizando la transformada inversa de Fourier:

La salida del filtro FD se puede expresar como la convolución entre la señal x(n) que se desea retrasar y la respuesta al impulso del filtro h(n,μ):

Debido a que la respuesta al impulso del filtro FD ideal es de longitud infinita y no causal la implementación del filtro no es realizable. Una aproximación práctica se obtiene por medio de un filtro de respuesta al impulso finita (FIR Finite Impulse Response). En la figura 1 se muestra la respuesta al impulso del filtro FIR de longitud 11 para un retardo fraccional μ=0.35.

Figura 1. Respuesta al impulso h(n,µ) para µ=0.35

El diseño de filtros FIR de retardo fraccionario se puede realizar en el dominio del tiempo o en el dominio de la frecuencia. El diseño en el dominio del tiempo se fundamenta en los métodos de interpolación como la interpolación de Lagrange o la interpolación spline.

 

Interpolación con Splines Cúbicos

Una spline polinomial es una función formada por segmentos de polinomios que satisfacen algunas restricciones de continuidad en los puntos de unión entre los polinomios, denominados nodos. Una spline de grado p está definida por varios polinomios de grado p, uno para cada intervalo entre dos nodos. La función spline y todas sus derivadas hasta de orden p-1 son continuas, aun en los nodos, lo cual permite lograr una interpolación suave tanto en el centro como en los extremos y no se presenta el fenómeno de Runge.

El teorema de Schoenberg establece que una spline s(t) de grado p, con nodos equidistantes puede ser representada como una combinación lineal de funciones B-spline:

 

donde c(k) es k-esimo coeficiente B-spline y es una B-spline de grado p. Una función B-spline se obtiene al convolucionar n veces un pulso rectangular:

donde

La función B-spline cúbica es frecuentemente utilizada y se define por la ecuación:

El filtro digital FD basado en interpolación B-spline cubica se define por la ecuación:

donde ) es la función B-spline cubica.

La función B-spline evaluada en μ+k para k=-2,…,1 se expresa como un polinomio en μ:

,   
,   

La función de transferencia correspondiente al filtro digital FD es:

donde:

,  
,   

En la figura 2 se muestra la implementación del filtro FD mediante una estructura Farrow que se obtiene al expresar la función de transferencia en la siguiente forma:

 


 

Figura 2. Filtro de retardo fraccionario B-spline

En la figura 3 se muestra el retardo de fase del filtro FD para retardos en el intervalo de 0 a 1 con incrementos de 0.1.

Figura 3. Retardo de fase del filtro FD B-spline

Aplicación de filtros de Retardo Fraccionario en la Sincronización de Símbolo

En un sistema de comunicaciones digitales, la principal función del receptor es recuperar la información enviada por el transmisor y para lograr este fin debe convertir la señal de tiempo continuo recibida en una secuencia de símbolos mediante el muestreo periódico de la señal. En principio, la frecuencia de muestreo en el receptor debería ser igual a la tasa de símbolos utilizado por el transmisor, sin embargo esto no sucede en la práctica, por lo que se requiere de algoritmos de sincronización para ajustar la frecuencia y fase de muestreo en el receptor. La forma tradicional de realizar la sincronización se basa en el uso de lazos de amarre de fase (PLL).

Cuando se aplica el procesamiento digital de señales en la sincronización de símbolo, la señal recibida puede ser muestreada en forma asíncrona por medio de un reloj de oscilación libre y posteriormente se utiliza un filtro digital de retardo fraccionario para determinar el valor de la señal en el instante de muestreo óptimo. En la figura 4 se muestra el diagrama a bloques de un sincronizador de símbolo que utiliza un filtro FD basado en interpolación B-spline. Se puede observar que el sistema está formado por cuatro elementos básicos: un interpolador, un detector de error, un filtro de lazo y un control de interpolación.

Figura 4. Sincronización de símbolo basada en interpolación B-spline

El interpolador tiene como función calcular valores intermedios entre las muestras de la señal recibida y se implementa como un filtro digital de retardo fraccionario. El detector de Gardner produce una señal proporcional al error de fase en el muestreo asíncrono y se define por la ecuación:

La función del filtro de lazo es controlar la respuesta dinámica del sistema y generar una señal que se aplica al control del interpolador que se encarga de calcular el retardo fraccionario mediante un algoritmo recursivo. El control de interpolación consiste de un registro para almacenar el retardo fraccionario y un contador módulo 1 que produce una estimación del retardo. Eventualmente el contador se desbordará y se presentará una condición de overflow o underflow. Esta situación se detecta por una máquina de estados finitos que determina el número de muestras que se introducirán en el interpolador.

 

Resultados

En las pruebas del sistema se utilizó Matlab para generar una secuencia aleatoria binaria que se representa por medio de pulsos coseno alzado con un factor de atenuacion α=0.5 y un factor de sobre-muestreo igual a 4. En la figura 5 se puede observar las muestras de la señal en ausencia de ruido cuando se realiza muestreo asíncrono y el error de fase es de 0.5. Cuando el muestreo se realiza en forma asíncrono se produce dispersión en las muestras de la señal, lo cual afecta el desempeño del sistema ya que se reduce el margen de ruido.

Figura 5. Muestreo asíncrono de la señal recibida

En la figura 6 se muestra el retardo fraccionario calculado cuando se utiliza el sistema presentado en la figura 4. Como se puede observar en la gráfica, el retardo estimado presenta un transitorio y crece hasta alcanzar un valor en estado estable de 0.5, el cual coincide con el error de fase.

Figura 6. Retardo fraccionario estimado para error de fase constante

Cuando se utiliza el filtro FD con el retardo estimado, se obtiene la señal discreta mostrada en la figura 7. Como se puede observar en la gráfica, la dispersión en las muestra se reduce lo cual incrementa el margen de ruido disponible y se mejora el desempeño del sistema en presencia de ruido.

Figura 7. Salida del filtro de retardo fraccionario

En la figura 8 se muestra el retardo fraccionario estimado cuando existe un error del 0.4% en la frecuencia de reloj. En esta grafica se observa que un error en frecuencia corresponde a un retardo fraccionario variable.

Figura 8. Retardo fraccionario estimado para error de frecuencia

 

Conclusiones

Este artículo presenta el diseño de un sistema para sincronización de reloj utilizando un filtro digital de retardo fraccionario basado en interpolación B-spline. El sistema es capaz de corregir errores de fase y frecuencia cuando se utiliza muestreo asíncrono en el receptor y puede ser fácilmente implementado en un procesador digital de señales (DSP) o un dispositivo programable como un FPGA.

 

Referencias

[1] T. I. Laakso, V. Valimaki, “Splitting the Unit Delay”, IEEE Signal Processing Magazine, Vol. 13 No. 1, January 1993.

[2] M. Unser, A. Aldroubi, M. Eden, “B-Spline Signal Precessing: Part I . Theory”, IEEE Trans. On Signal Processing, Vol. 41 No. 2, February 1993.

[3] J. T. Olkkonen, H. Olkkonen, “Fractional Delay Filter Based on the B-Spline Transform”, IEEE Signal Processing Letters, Vol. 14, No. 2, February 2007.